

Открытая конференция ИСП РАН

Генератор тестовых программ для архитектуры ARMv8 на основе инструмента MicroTESK

Александр Камкин, Артем Коцыняк


Александр Проценко, Андрей Татарников, Михаил Чупилко




Институт системного программирования Российской академии наук (ИСП РАН)
109004, г. Москва, ул. Александра Солженицына, д. 25 | <http://www.ispras.ru>

Введение в Тестирование микропроцессоров

Генератор
Тестовых Программ





Модель или прототип (HDL, FPGA)





Эталонный симулятор (C/C++, SystemC)



Трассы исполнения (Tarmac)



Компаратор трасс (Perl, Python)



AArch64 - registers

128-bit SP, 64-bit DP, scalar FP, 128-bit vectors


X0	X8	X16	X24	V0	V8	V16	V24
X1	X9	X17	X25	V1	V9	V17	V25
X2	X10	X18	X26	V2	V10	V18	V26
X3	X11	X19	X27	V3	V11	V19	V27
X4	X12	X20	X28	V4	V12	V20	V28
X5	X13	X21	X29	V5	V13	V21	V29
X6	X14	X22	X30*	V6	V14	V22	V30
X7	X15	X23		V7	V15	V23	V31

_*_procedure_LR


EL0	EL1	EL2	EL3
SP_EL0	SP_EL1	SP_EL2	SP_EL3 (PC)
ELR_EL1	ELR_EL2	ELR_EL3	
SPSR_EL1	SPSR_EL2	SPSR_EL3	(CPSR)

ARM

- Параметры генерации**
- Последовательности команд
 - Ограничения на данные
 - Распределения вероятностей
 - и т.д. и т.п.



Инженеры-
Верификаторы



Тестовые программы

```
lui a0, 0xdead
ori a0, a0, 0x0
lui a1, 0xbeef
ori a1, a1, 0xf
add t0, a0, a1
sub t1, a0, t1
add t0, t0, t1
```

Язык nM — Типы, Регистры и Режимы

Доступа

```
// Типы Данных
type BYTE = card(8) // Unsigned
type SHORT = int(16) // Signed
type DWORD = card(64) // Unsigned
...

// Memory Operations
let MemOp_LOAD = 0 // Int Constant
let MemOp_STORE = 1

// Типы Доступа к Памяти
let AccType_NORMAL = 0
let AccType_ORDERED = 5
let AccType_PTW = 8
...
```

1

```
// Регистры и Псевдонимы
reg X[32, DWORD] // 32 DWORD Registers
reg SP[DWORD] alias = X[31]
...

// Режимы Доступа к Регистрам
mode REG(i: card(5)) = X[i]
syntax = format("x%d", i) // E.g. x13
image = format("%5s", i) // E.g. 01101
...
```

2

```
mem MEM[(2 ** 48) / 8, DWORD]
```

3


```

address VA(
  vaddress      : 64, // Virtual Address
  acctype       : 4,  // Memory Access Type
  iswrite       : 1,  // Store/Load
  wasaligned    : 1,  // Aligned/Unaligned
  size          : 6   // Data Portion Size
)

address IPA(
  ipaddress     : 48, // Intermediate Address
  level         : 2,  // Page Table Level
  ...
  secondstage   : 1,  // Second/First Stage
)

address PA(
  address       : 48, // Physical Address
  ...
)

```

1

```

// Mapping of VA to PA
segment SEG(va: VA) = (pa: PA)
  range = (0, 0x0000ffffFFFFFF)
  read = {
    // Flat Address Translation
    pa.address = va.vaddress<47..0>;
    ...
    // Or Table-Based Translation
    if            then
      record = TLB(va);
      ...
      pa.address = f(record, va)
    endif;
  }

```

2

```

buffer TLB(va: VA)
  entry = (...) // TLB Record Format
  ...          // Other Parameters

```

3

Язык mtiS — Буферы Трансляции

```
// Register-Mapped Buffer
register buffer TLB(va: VA)
    ways      = N      // Associativity
    sets      = M      // Number of Sets
    tag       = f(va)  // Tag Function
    index     = g(va)  // Index Function

    policy = none    // Eviction Policy

    entry = (          // Entry Format
        perms      : Permissions,
        nG         : 1,
        contiguous : 1,
        blocksize  : 32,
        addrdesc   : AddrDesc
    )
```

1

```
// Memory-Mapped Buffer
buffer TranslationTable(va: VA)
    entry = (
        IGNORED      : 9,    // <63..55>
        XN           : 1,    //      <54>
        PXN          : 1,    //      <53>
        Contiguous   : 1,    //      <52>
        RES0         : 4,    // <51..48>
        pa           : 36,   // <47..12>
        nG           : 1,    //      <11>
        AF           : 1,    //      <10>
        SH           : 2,    // <9..8>
        AP           : 2,    // <7..6>
        NS           : 1,    //      <5>
        AttrIndx     : 3,    // <4..2>
        page         : 1,    //      <1>
        valid        : 1     //      <0>
    ) ...
```

2

```
mmu MMU(va: VA) = (data: 64)
  read = {           // Load Operation
    if va.acctype != AccType_PTW then
      pa = AArch64TranslateAddress(va);
    else
      pa = SEG(va); // Flat Translation
    endif;
    if L1(pa).hit then ... else ...
      if va.acctype != AccType_PTW then
        temp = AArch64MemSingleRead(va);
      else
        temp = MEM(pa);
      endif;
    ...
  endif;
  data = temp<...>;
}
write = { ... } // Store Operation
}
```


1

```
// Translation Table Walk
function AArch64TableWalk (...): TLBRecord {
  if ... then AArch64TranslationFault(); endif;
  if ... then AArch64AddressSizeFault(); endif;
  // Level 0
  c = AArch64TranslationTableWalkRepeat(c);
  if c.return_ALL != 1 then // Level 1..3
    c = AArch64TranslationTableWalkRepeat(c);
  endif;
  ...
}

// Stage 1 Address Translation
function AArch64S1Translate (...): AddrDesc {
  if S1_ENABLED then
    S1 = AArch64TranslationTableWalk(...);
    ...
  endif;
  return S1.addrdesc;
}
```

2

```
class MmuTemplate < ArmV8BaseTemplate
  def run
    block(:engine => "memory", ...) {
      ldar reg(_), reg(_)
      do situation("access",
        miss ("TLB"), # Constraints
        hit  ("TranslationTable", 0)
      end
      stlr reg(_), reg(_)
      do situation("access",
        hit  ("TLB"), # Constraints
        miss ("L1"),
      end
    }
  end
end
```



Symbolic Execution Constraint Solving

```
# Default Preparator for
# X Registers (REG Mode)
preparator(:target => "REG") {
  movk target, value(0, 15), 0
  movk target, value(16, 31), 1
  movk target, value(32, 47), 2
  movk target, value(48, 63), 3
}

# Optimized Preparator
preparator(:target => "REG"
:mask => "0000XXXXXXXXXXXX") {
  movz target, value(0, 15), 0
  movk target, value(16, 31), 1
  movk target, value(32, 47), 2
}
```

1

```
# Preparator for L1 Cache
buffer_preparator(
  :target => "L1") {
  movz x0, address(0, 15), 0 # Data Address
  ...
  ldar x1, x0 # Load Data
}
```

2


```
# Preparator for Translation Table (Level 0)
buffer_preparator(
  :target => "TranslationTable"){
  mrs x0, ttbr0_el1 # Table Base
  movz x1, address, 0 # Entry Index
  add_sh_reg x0, x0, x1, LSL, 3 # Entry Address
  movk x2, entry(0, 15), 0 # Entry<0..15>
  ...
  stlr x2, x0 # Write
}
```

3

- Высокая автоматизация на базе спецификаций
- Гибкая настройка на разные архитектуры
- Расширяемость
- Поддержка ARMv8
- Open source
- Применяется в реальных проектах

Архитектура	ARMv8 AArch64
ARMv8 Reference Manual	≈ 2600 страниц
ARM ARM Parts B, C, D, J	≈ 2000 страниц
Supplement 1 Parts B, E	≈ 600 страниц
Поддерживаемые инструкции	≈ 750 инструкций
Спецификации ISA (nML)	≈ 11000 строк
Спецификации MMU (mmluSL)	≈ 2000 строк
Трудозатраты	≈ 1 чел./год

- Online-генерация тестовых программ
- Генерация симуляторов
- Оценка тестового покрытия
- Настраиваемая компиляция
- Верификация ПО с учетом целевой архитектуры



The screenshot shows the project page for MicroTESK on the forge.ispras.ru website. The page includes a navigation menu with options like Home, My page, Projects, and Help. The main heading is 'MicroTESK', followed by a sub-menu with 'Overview', 'Activity', 'Roadmap', 'Issues', 'New issue', 'Gantt', 'Calendar', 'News', and 'Documents'. The 'Overview' section is active, containing a detailed description of the tool as a reconfigurable model-based test program generator for microprocessors, and a list of supported architectures such as ARM, MIPS, SPARC, x86, and VLIW/EPIC.



<http://forge.ispras.ru/projects/microtesk>
microtesk-support@ispras.ru

Спасибо! Вопросы?

```
                .org 0x50000
_start:        nop
                adr  x0, page_table
                msr  ttbr0_el1, x0
                movz x0, #0x8082, LSL #16
                movk x0, #0x3219, LSL #0
                msr  tcr_el1, x0
                isb  #0
                movz x0, #0x30c5, LSL #16
                movk x0, #0x0831, LSL #0
                msr  sctlr_el1, x0
                isb  #0
                movz x0, #0x0020, LSL #16
                movk x0, #0x4000, LSL #0
                ldar x1, [x0, #0]
                hlt  #0xf00d
```

