Сборники трудов ИСП РАН


Реализация конвейеризации циклов и встраивания присваиваний в трансляторе C-to-HDL.

Алексей Меркулов, Андрей Белеванцев.

Аннотация

Реализация алгоритмов на программируемых логических интегральных схемах с помощью языков описания аппаратуры является сложной задачей. Поэтому, инструмент, позволяющий эффективно транслировать алгоритм с языка высокого уровня в язык описания аппаратуры, был бы очень полезен. В данной статье рассматривается инструмент для трансляции функций языка Си в модули на языке Verilog, процесс трансляции и две реализованных на уровне описания аппаратуры оптимизации: встраивание присваиваний и конвейеризация циклов. Результаты тестирования показывают, что эти оптимизации существенно увеличивают производительность генерируемого кода.

Ключевые слова

ПЛИС, Verilog, автоматическая трансляция, встраивание присваиваний, конвейеризация циклов

Издание

Труды Института системного программирования РАН, том 23, 2012, стр. 33-48.

ISSN 2220-6426 (Online), ISSN 2079-8156 (Print).

DOI: 10.15514/ISPRAS-2012-23-2

Полный текст статьи в формате pdf Вернуться к содержанию тома