Институт системного программирования им. В.П. Иванникова РАН


Метод построения расширенных конечных автоматов по HDL-описанию на основе статического анализа кода.

Авторы

С.А. Смолов, А.С. Камкин

Аннотация

Сложность цифровой микроэлектронной аппаратуры неуклонно возрастает, что существенно затрудняет ее верификацию – проверку корректности. Чрезвычайно актуальными оказываются методы автоматизированной верификации. Подобные методы, как правило, основаны на использовании моделей – формализованных представлений проектируемой аппаратуры, удобных для генерации
тестов и/или формальной проверки свойств. Часто модели строятся вручную, что чревато ошибками и может приводить к неадекватным результатам верификации. Описан метод автоматического извлечения моделей, имеющих форму расширенных конечных
автоматов, непосредственно из проектных описаний аппаратуры. Приведены экспериментальные данные по применению предложенного метода.

Полный текст статьи в формате pdf

Ключевые слова

цифровая аппаратура, функциональная верификация, язык описания аппаратуры, статический анализ, генерация тестов, проверка моделей, логический синтез, расширенный конечный автомат, охраняемое действие

Издание

Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление, 1(212), 2015, c 60-73.

DOI: 10.5862/JCTCS.212.6

Научная группа

Все публикации за 2015 год Все публикации