

Динамический двоичный транслятор для запуска Intel x86 кодов на микропроцессорах ARM



ELTECHS

Докладчики: Гимпельсон В.Д., Маслов М.В.

Другие авторы: Воронов Н.В., Сюсюкалов Н.С., Рогов А.С., Камбарбаева Г.С.

ООО «Эльбрус Технологии»


info@eltechs.com

ВВЕДЕНИЕ

Применения ARM процессоров



**Пользовательская
электроника**



Встроенные системы



**Мобильные
устройства**



Сервера

Большая проблема



Нехватка программного обеспечения

Решение




**ДВОИЧНЫЙ
ТРАНСЛЯТОР**

Пример



add [x], eax



ldr r0, [x]

ldr r1, [eax]

add r0, r0, r1

str r0, [x]

АРХИТЕКТУРА ДВОИЧНОГО ТРАНСЛЯТОРА

Многоуровневая схема трансляции



Оптимизатор первого уровня

Основные цели оптимизатора первого уровня:

- Код должен транслироваться максимально быстро
- Достаточно хорошее качество результирующего кода (но не обязательно максимально возможная)

Оптимизатор второго уровня

Основные цели оптимизатора второго уровня:

- Максимально быстрый результирующий код
- Время трансляции не так критично

Время работы гостевого приложения




Время работы гостевого приложения складывается из:

- время трансляции кода
- время исполнения оттранслированного кода

НЕОБХОДИМ БАЛАНС

ОПТИМИЗАТОР ПЕРВОГО УРОВНЯ

Начальная производительность



Оптимизация флагов

add eax, [x]




test eax, eax




jz

Прирост производительности


95%



Прирост производительности



Хранение x86 регистров на ARM регистрах



Прирост производительности

20%



Native ARM



Translator

Удаление избыточных доступов к x86 регистрам



add eax, ebx

add ecx, ebx




ldr r0, [eax]
ldr r1, [ebx]
add r0, r0, r1
str r0, [eax]

ldr r0, [ecx]
ldr r1, [ebx]
add r0, r0, r1
str r0, [ecx]




Прирост производительности

20%



Другие оптимизации работы с x86 регистрами



РЕЕРHOLE ОПТИМИЗАЦИИ

Оптимизация вычисления адреса

$$\text{addr} = \underbrace{\text{disp} + \text{base_register}}_{\text{r1}} + \underbrace{(\text{index_register} \ll \text{shift})}_{\text{r2}}$$

```
| movw r0, #disp_lo  
| movt  r0, #disp_hi  
| add   r0, r1  
| lsl   r2, #shift  
| add   r0, r2  
| ldr   r0, [r0]
```

Оптимизация вычисления адреса

```
movw r0, #disp_lo  
movt  r0, #disp_hi  
add   r0, r1
```

```
lsl    r2, #shift  
add    r0, r2  
ldr    r0, [r0]
```



```
movw r0, #disp_lo  
movt  r0, #disp_hi  
add   r0, r1  
ldr r0, [r0, r2, lsl #shift]
```


Прирост производительности

10%



Native ARM



Translator

Использование PC-relative адресации


```
movw r0, #:lower16:address  
movt r0, #:upper16:address  
bx    r0
```



b

address

Прирост производительности



Сложение с отрицательной константой


Example: adding 0xffffffff0 to a register

```
| movw r1, #0xfff0  
| movt  r1, #0xffff  
| add   r0, r1
```



```
sub    r0, #0x10
```

Прирост производительности



Другие peerhole оптимизации

3.5%



Native ARM




Translator

ДРУГИЕ ОПТИМИЗАЦИИ


Вычисление EIP

Вычисление EIP только, когда это необходимо

Прирост производительности



Линеризация



Прирост производительности

5%




Native ARM



Translator

Суммарно по всем описанным оптимизациям



Текущий уровень производительности



**Спасибо
за внимание!**



ELTECHS

Докладчики: Гимпельсон В.Д., Маслов М.В.


Другие авторы: Воронов Н.В., Сюсюкалов Н.С., Рогов А.С., Камбарбаева Г.С.

ООО «Эльбрус Технологии»

info@eltechs.com

ELTECHS SOLUTION

FOR RUNNING STANDARD Intel x86 APPS ON ARM



Servers




VIRIDIS
Microserver

2013

PILOT PROJECT
WITH BOSTON

armasaservice.com

Mobile




500,000+ DOWNLOADS




AAA title
coming soon



Embedded/Mini PC



Многоуровневая схема трансляции



SECRET SAUCE

