- Об институте
- Инновации
- Структура
- Отдел "Архитектуры вычислительных систем"
- Отдел "Информационных систем"
- Отдел "Компиляторных технологий"
- Отдел "Системного программирования"
- Отдел "Системной интеграции и прикладных программных комплексов"
- Отдел "Теоретической информатики"
- Отдел "Технологий программирования"
- Ученый совет
- Диссертационный совет
- Центр верификации ОС Linux
- Исследовательский центр доверенного искусственного интеллекта
- Центр компетенции по параллельным и распределенным вычислениям
- Образование
- Издания
- Новости
- Лицензии
Статический Анализ HDL-описаний: Извлечение Моделей для Верификации.
Авторы
А. Камкин, С. Смолов, И. Мельниченко.
Аннотация
Возрастающая сложность моделей аппаратуры делает функциональную верификацию сложной задачей. Ключевой проблемой современных подходов к верификации является создание «хорошей» модели для автоматической генерации тестов или формальной проверки свойств. В данной статье мы описываем техники извлечения EFSM-моделей из HDL-описаний и кратко описываем применимость таких моделей для верификации. Отличительной чертой предложенного подхода является то, что он автоматически определяет кодирующие состояние HDL-описания регистры и использует эту информация для построения модели.
Полный текст статьи в формате pdf (на английском)Ключевые слова
формальная верификация, автоматическая генерация тестов.
Издание
East-West Design & Test Symposium (EWDTS), 2013, стр. 1-4.
DOI: 10.1109/EWDTS.2013.6673126