Генерация тестовых программ для микропроцессоров на основе моделей их архитектуры

Андрей Татарников. Начало семинара - 26 февраля 2013 г.

Генерация тестовых программ играет важную роль в функциональной верификации микропроцессоров. Нарастающая сложность современного аппаратного обеспечения и сжатые сроки разработки делают создание тестов непростой задачей. Сложность состоит в том, что не смотря на доступные на рынке мощные средства генерации тестов, написание тестовых программ требует существенных временных затрат и значительно удлиняет цикл разработки архитектуры микропроцессора. Проблема состоит в том, что адаптация большинства современных генераторов тестов к новым архитектурам требует серьёзных усилий. Даже средства, основанные на архитектурных моделях, такие как Genesys-Pro, не помогают полностью решить проблему. Дело в том, что создание моделей остаётся нетривиальной задачей, требующей специальных знаний. Предлагаемый подход позволяет упростить процесс создания архитектурных моделей за счёт использования высокоуровневых функциональных спецификаций для описания структурных и поведенческих свойств микропроцессора. Данное решение позволяет сократить временные затраты на моделирование архитектуры, а также позволяет автоматически извлекать знание об интересных с точки зрения тестирования аспектах поведения архитектуры и использовать его для построения высококачественных тестов.

С презентацией доклада можно ознакомиться здесь.

Семинар группы

Технологии программирования

Перейти к списку семинаров ИСП РАН