Высокоуровневая спецификация иерархии памяти микропроцессоров: приложение для генерации тестовых програм

Татьяна Сергеева. Начало семинара - 23 апреля 2013 г.

MMU, Memory Management Unit (подсистема управления памятью) - ключевой компонент микропроцессора, отвечающий за обработку обращений к памяти, соответственно, к его функционированию предъявляются высокие требования. Многоуровневая иерархия памяти (как правило, кэши нескольких (L1/L2, иногда и L3) уровней) создает огромное число ситуаций в работе модуля, проверить которые вручную не представляется возможным. Требуются средства генерации тестовых программ для верификации функциональности подсистемы управления памятью микропроцессоров. Архитектура целевого микропроцессора в генераторе тестовых программ MicroTESK описывается на ADL языке Sim-nML. Однако семантики и синтаксиса Sim-nML не хватает для описания работы модулей памяти. Появляется необходимость в разработке языка высокого уровня для формальной спецификации MMU.

С презентацией доклада можно ознакомиться здесь.

Семинар группы

Технологии программирования

Перейти к списку семинаров ИСП РАН