Генерация тестовых данных для системного функционального тестирования микропроцессоров с учетом кэширования и трансляции адресов.

Генерация тестовых данных для системного функционального тестирования микропроцессоров с учетом кэширования и трансляции адресов.

Е. В. Корныхин.

Аннотация

В статье рассматривается задача генерации тестовых данных при генерации тестовых программ для системного функционального тестирования микропроцессоров (core-level verification), по абстрактной форме тестовой программы (тестовому шаблону). Для решения этой задачи в работе предложен алгоритм, сводящий ее к задаче разрешения ограничений. При этом учитываются такие особенности микропроцессора, как кэширование и трансляция адресов.

Издание

Труды Института системного программирования РАН, том 17, 2009, стр. 145-160.

ISSN 2220-6426 (Online), ISSN 2079-8156 (Print).

Для цитирования

Е. В. Корныхин. Генерация тестовых данных для системного функционального тестирования микропроцессоров с учетом кэширования и трансляции адресов. . Труды Института системного программирования РАН, том 17, 2009, стр. 145-160. .

Полный текст статьи в формате pdf Вернуться к содержанию тома